在實際的PCB布線時，如果由于產品結構的需要，不能縮短信號線長度時，應采用差分信號傳輸。差分信號有很強的抗共模干擾能力，能延長傳輸距離。差分信號有很多種，如ECL、PECL、LVDS等，表1列出LVDS相對于ECL、PECL系統的主要特點。LVDS的恒流源模式低擺幅輸出使得LVDS能高速驅動，對于點到的連接，傳輸速率可達800Mbps，同時LVDS低噪聲、低功耗，連接方便，實際中使用較多。LVDS的驅動器由一個通常為3.5mA的恒流源驅動對差分信號線組成。接收端有一個高的直流輸入阻抗，幾科全部的驅動電流流經10Ω的終端電阻，在接收器輸入端產生約350mV電壓。當驅動狀態反轉時，流經電阻的電流方向改變，此時在接收端產生有效的邏輯狀態。圖5是利用LVDS芯片DS90LV031、DS90LV032把信號轉換成差分信號，進行長距離傳輸的波形圖。在仿真時設置仿真頻率為66MHz理想方波，傳輸距離為508mm，差分對終端接100Ω負載匹配傳輸線的差分阻抗。從仿真結果看，LVDS接收端的波形除了有延遲外，波形保持完好。高速信號傳播在電子設計工程化技術方面的理論和概念嚴重缺失；廣東數字信號高速信號傳輸

①高速信號是需要對其傳輸線進行設計，以確保在傳輸過程中其波形失真度可以接受的那些信號。模擬信號傳輸都應該看作高速信號傳輸，數字信號如果其傳輸線長度大于該數字信號有效比較高諧波（一般為基頻的3~5倍）波長的1/4，該數字信號相對該傳輸線就是高速信號。

②信號完整性、電源完整性和電磁兼容性是高速信號傳輸所涉及的三大支撐技術。

③信號完整性表示信號的質量在經過傳輸通道傳輸后仍保持相對良好，需要為各種信號選擇設計合適的信號傳輸通道，使得高速信號傳輸的電信號能夠保形傳輸。

④電源完整性表示信電源信號的質量在經過傳輸后仍保持相對良好，選擇和設計良好的電源轉換裝置、中遠距電源供電中繼電容器、近距電源供電中繼電容器和電源信號傳輸通道是保證電源完整性的基本要求。

⑤電磁兼容性表示電子系統或設備在所處的電磁環境中能正常工作，同時不對其他電子系統和設備造成干擾 廣東數字信號高速信號傳輸高速信號傳輸的依據有有那幾條；

克勞德高速數字信號測試實驗室

若要信號發送器和信號接收器正常工作，只需為它們提供完好的電源供給；若要信號傳輸過程中無失真或有可以允許的失真，則需要信號傳輸通道通暢（即后面所講的傳輸線的特征阻抗具有相對的一致性）；若信號在傳輸過程中無干擾或有可以容許的干擾，則需要對信號傳輸通道提供電磁屏蔽。

以上三個方面的技術分別涉及電源完整性、信號完整性和電磁兼容性技術。低速信號和高速信號傳輸對于信號傳輸通道有著不同的要求，就像普通火車和高速火車要求不同等級和質量的鐵路、車站和環境一樣，高速信號的傳輸必然要求更高等級和更高質量的信號傳輸線、供電系統和電磁屏蔽環境，以確保高速信號在發送端、傳輸路徑和接收端的波形失真度方面在可控范圍內，從而實現高速信號的正確發送、傳輸、接收和解碼。

（3）設計仿真測試手段少

在工程實踐中，SI、PI和EMC設計、仿真、測試所需要的工具和設備比較昂貴，不如邏輯設計和電子設計所需要的設計、仿真和測試所需要的工具和設備普及。對于電源完整性設計、仿真和測試，有一些仿真分析工具軟件，但缺少的電源完整性的測試工具和設備，這種現狀對于電源完整性技術的工程應用本身是非常不利的。對于信號完整性設計、仿真和測試，相關的工具和設備倒是存在，但一方面這些工具和設備價格比較昂貴；另一方面，由于學習和掌握的難度較大，這基本上是專業從業人員的事，大多數電子設計工程師或者沒有條件，或者只能望而卻步。對于電磁兼容性設計、仿真和測試，工具和設備似乎很多，但是設計和仿真的工程化還沒有達到與實際情況相符的水平，測試工具和設備，尤其是電磁兼容暗室的投資，對于一般的公司而言不像是購買一臺示波器那樣，是很容易決策的事情。綜上所述，SI、PI和EMC在設計、仿真和測試方面，研發人員所能做的工作比較少，這也決定了電子設計工程師往往是靠經驗，而不是靠科學、靠技術、靠工具、靠手段進行設計、仿真、測試。靠經驗的東西，很難掌握和理解，事情就會變得復雜起來，其難度也就不好說了。 高速信號傳輸的保形通道；

高速數字信號傳輸電路的設計與仿真

高速數字系統設計成功的關鍵在于保持信號的完整，而影響信號完整性(即信號質量)的因素主要有傳輸線的長度、電阻匹配及電磁干擾、串擾等。設計過程中要保持信號的完整性必須借助一些仿真工具，仿真結果對PCB布線產生指導性意見，布線完成后再提取網絡，對信號進行布線后仿真，仿真沒有問題后才能送出加工。目前這樣的仿真工具主要有cadence、ICX、Hyperlynx等。Hyperlynx是個簡單好用的工具，軟件中包含兩個工具LineSim和BoardSim。LineSim用在布線設計前約束布線和各層的參數、設置時鐘的布線拓撲結構、選擇元器件的速率、診斷信號完整性，并盡量避免電磁輻射及串擾等問題。BoardSim用于布線以后快速地分析設計中的信號完整性、電磁兼容性和串擾問題，生成串擾強度報告，區分并解決串擾問題。作者使用LineSim工具，對信號的阻抗匹配、傳輸線的長度、串擾進行了仿真分析，并給出了指導性結論。 高速信號傳輸研究的主要目的是解決信號保形傳輸問題；廣東數字信號高速信號傳輸

高速信號傳輸的信號完整性；廣東數字信號高速信號傳輸

克勞德高速數字信號測試實驗室

高速信號傳輸技術的內涵高速電信號傳輸設計與分析是電子設計工程師必須掌握的基本技能。電子產品處理器主頻高至GHz、傳輸速率達到Gbps以上，高速信號的處理和傳輸要求電子設計工程師必須至少具備以下三項技能：

●高速邏輯時序設計；

●高速電路散熱設計；

●高速信號傳輸設計。

①邏輯時序設計對于數字電路設計工程師而言，無論其開發的數字電路是所謂的低速數字電路，還是高速數字電路，都是基本的設計。電子工程師在進行時序設計時，有一個很重要的假設：數字邏輯信號傳輸沒有失真。因此，邏輯時序設計更多的是考慮信號的邏輯運算、信號延時、信號的同步等因素。 廣東數字信號高速信號傳輸