MIPI D-PHY的接收端容限測試

除了對于D-PHY設備的發送的信號質量有要求以外，MIPI協會還規定了對于接收端的容限要求，D-PHY的CTS規定的接收端的測試項目主要包含以下幾個部分。

(1)LP信號電平和時序的判決容限(GROUP1:LP-RXVOLTAGEANDTIMINGREQUIREMENTS):其中包含了被測件對于LP信號高電平、低電平的判決閾值和容限對于脈沖寬度的判決容限測試等。(TestIDs:2.1.1，2.1.22.1.3,2.1.4,2.1.5.2.1.6，2.1.7，2.1.8)

(2)LP狀態下的指令時序判決容限(GROUP2:LP-RXBEHAVIORALREQUIREMENTS):其中包含了被測件在LP狀態下對于初始化、喚醒、Escape模式切換指令時序的判決容限測試等。(TestIDs:2.2.1，2.2.2,2.2.3，2.2.4，2.2.5,2.2.6,2.2.7，2.2.8) MIPI-DSI從機接口電路主要包括4個模塊:物理傳輸層模塊、通道管理層模塊、協議層模塊以及應用層模塊;湖南MIPI測試檢查

終端電阻的校準，需要通過如圖3所示的RTUN模塊來實現。它的原理是利用片外精細電阻對片內電阻進行校準?；鶞孰娐樊a生的基準電壓vba(1.2V)經過buffer在片外6.04K電阻上產生電流，用同樣大小的電流ires流經片內電阻產生電壓與rex-tv(1.2V)進行比較，觀察比較器的輸出。通過setrd來控制W這三個開關，從000到111掃描，再從111到000掃描，改變片內電阻大小，觀察比較器輸出cmpout信號的變化，從而得到使得片內電阻接近6.04K的控制字。圖2中的比較器終端電阻采用與該模塊相同類型的電阻，以及成比例的電阻關系。當RTUN模塊完成校準后，得到的控制字setrd同時控制比較器的終端電阻，從而使得比較器終端電阻接近100歐姆。湖南MIPI測試檢查什么是mipi一致性測試；

2，MIPI協議的主要應用領域

2.5G、3G手機、PDA、PMP、手持多媒體設備

3，目前應用為成熟的兩個接口CSI(CameraSerialInterface)一個位于處理器和顯示模組之間的高速串行接口DSI(DisplaySerialInterface)一個位于處理器和攝像模組之間的高速串行接口。

4，DSI分層結構DSI分四層，

對應D-PHY、DSI、DCS規范、分層結構圖如下：

?PHY定義了傳輸媒介，輸入/輸出電路和和時鐘和信號機制。

?LaneManagement層：發送和收集數據流到每條lane。

?LowLevelProtocol層：定義了如何組幀和解析以及錯誤檢測等。

?Application層：描述高層編碼和解析數據流。

國際移動行業處理器(MIPI)聯盟日前正式發布了針對移動電話的顯示器串行接口規范(DisplaySerialInterfaceSpecification，DSI)。DSI基于MIPI的高速、低功率可擴展串行互聯的D-PHY物理層規范。

基于SLVS的物理層支持高達1Gbps的數據速率，同時產生極小的噪聲?；贒-PHY技術，DSI增加了功能以滿足移動設備顯示子系統的需要，包括低功率模式、雙向通信、16、18和24位像素的本國語言支持，并具備單一接口驅動4塊顯示屏的能力，以及對緩沖和非緩沖面板的支持。 Global Operation的測試；

2，MIPID-PHY測試項目

(1)DataLaneHS-TXDifferentialVoltages

(2)DataLaneHS-TXDifferentialVoltageMismatch

(3)DataLaneHS-TXSingle-EndedOutputHighVoltages(

4)DataLaneHS-TXStaticCommon-ModeVoltages

(5)DataLaneHS-TXStaticCommon-ModeVoltageMismatchΔV_CMTX(1,0)

(6)DataLaneHS-TXDynamicCommon-LevelVariationsBetween50-450MHz

(7)1.3.10DataLaneHS-TXDynamicCommon-LevelVariationsAbove450MHz

(8)DataLaneHS-TX20%-80%RiseTime

(9)DataLaneHS-TX80%-20%FallTime

(10)DataLaneHSEntry:T_LPXValue

(11)DataLaneHSEntry:T_HS-PREPAREValue

(12)DataLaneHSEntry:T_HS-PREPARE+T_HS-ZEROValue

(13)DataLaneHSExit:T_HS-TRAILValue

(14)DataLaneHSExit:30%-85%Post-EoTRiseTimeT_REOT

(15)DataLaneHSExit:T_EOTValue

(16)DataLaneHSExit:T_HS-EXITValue

(17)HSEntry:T_CLK-PREValue

(18)HSExit:T_CLK-POSTValue

(19)HSClockRisingEdgeAlignmenttoFirstPayloadBit

(ata-to-ClockSkew(T_SKEW[TX])

(21)ClockLaneHSClockInstantaneous:UI_INSTValue

(22)ClockLaneHSClockDeltaUI:(ΔUI)Value MIPI-DSI接口電路構架;湖南MIPI測試檢查

MIPI接口高速接收電路設計；湖南MIPI測試檢查

通道管理層:包括時鐘切換模塊和數據融合電路，時鐘切換模塊主要為數據處理邏輯提供時鐘信號，高速接收時提供主機發送過來并進行四分頻后的時鐘，低功耗傳輸時提供數據通道0總線異或而來的同步時鐘，TA傳輸時則提供本地時鐘作為電路的同步時鐘。數據融合模塊則將物理傳輸層輸出的數據進行融合，并進行多級緩存，以備協議層進行數據的ECC、CRC檢測及數據解碼操作。

協議層:對數據進行ECC和CRC檢測，并進行數據包的解碼，輸出相應的控制信號，若檢測到MIPI協議所規定的底層協議錯誤，則標志相應的錯誤標志，在TA傳輸則進行數據包的編碼發送到物理傳輸層。

應用層:根據協議層數據包解碼結果，若是高速的圖像數據，則將數據轉換成DPI格式輸出，若是低功耗數據或命令，則將數據轉換成DBI格式輸出。 湖南MIPI測試檢查