數字信號的帶寬(Bandwidth)

在進行數字信號的分析和測試時，了解我們要分析的數字信號的帶寬是很重要的一點，它決定了我們進行電路設計時對PCB走線和傳輸介質傳輸帶寬的要求，也決定了測試對儀表的要求。

數字信號的帶寬可以大概理解為數字信號的能量在頻域的一個分布范圍，由于數字信號不是正弦波，有很多高次諧波成分，所以其在頻域的能量分布是一個比較復雜的問題。

傳統上做數字電路設計的工程師習慣根據信號的5次諧波來估算帶寬，比如如果信號的數據速率是100Mbps,其快的0101的跳變波形相當于50MHz的方波時鐘，這個方波時鐘的5次諧波成分是250MHz,因此信號的帶寬大概就在250MHz以內。這種方法看起來很合理，因為5次諧波對于重建信號的基本波形形狀是非常重要的，但這種方法對于需要進行精確波形參數測量的場合來說就不太準確了。比如同樣是50MHz 的信號，如果上升沿很陡接近理想方波，其高次諧波能量就比較大；而如果上升沿很緩接近 正弦波，其高次諧波能量就很小。
模擬信號和數字信號的相互轉換；青海數字信號測試銷售價格

對于典型的3.3V的低電壓TTL(LVTTL)信號來說，判決閾值的下限是0.8V,判決閾 值的上限是2.0V。正是由于判決閾值的存在，使得數字信號相對于模擬信號來說有更高的 可靠性和抗噪聲的能力。比如對于3.3V的LVTTL信號來說，當信號輸出電壓為0V時， 只要噪聲或者干擾的幅度不超過0.8V,就不會把邏輯狀態由0誤判為1;同樣，當信號輸出  電壓為3.3V時，只要噪聲或者干擾的幅度不會使信號電壓低于2.0V,就不會把邏輯狀態  由1誤判為0。

從上面的例子可以看到，數字信號抗噪聲和干擾的能力是比較強的。但也需要注意，這 個“強”是相對的，如果噪聲或干擾的影響使得信號的電壓超出了其正常邏輯的判決區間，數字信號也仍然有可能產生錯誤的數據傳輸。在許多場合，我們對數字信號質量進行分析和 測試的基本目的就是要保證其信號電平在進行采樣時滿足基本的邏輯判決條件。 湖南設備數字信號測試幅度測量是數字信號常用的測量，也是很多其他參數側魯昂的基礎。

數字信號的上升時間(Rising Time)

任何一個真實的數字信號在由一個邏輯電平狀態跳轉到另一個邏輯電平狀態時,其中間的過渡時間都不會是無限短的。信號電平跳變的過渡時間越短，說明信號邊沿越陡。我們通常使用上升時間(RisingTime)這個參數來衡量信號邊沿的陡緩程度，通常上升時間是指數字信號由幅度的10%增加到幅度的90%所花的時間(也有些場合會使用20%～80%的上升時間或其他標準)。上升時間越短，說明信號越陡峭。大部分數字信號的下降時間(信號從幅度的90%下降到幅度的10%所花的時間)和上升時間差不多(也有例外)。圖1.2比較了兩種不同上升時間的數字信號。上升時間可以客觀反映信號邊沿的陡緩程度，而且由于計算和測量簡單，所以得到的應用。對有些非常高速的串行數字信號，如PCIe、USB3.0、100G以太網等信號，由于信號速率很高，傳輸線對信號的損耗很大，信號波形中很難找到穩定的幅度10%和90%的位置，所以有時也會用幅度20%～80%的上升時間來衡量信號的陡緩程度。通常速率越高的信號其上升時間也會更陡一些(但不一定速率低的信號上升時間一定就緩),上升時間是數字信號分析中的一個非常重要的概念，后面我們會反復提及和用到這個概念。

什么是數字信號(DigitalSignal)

典型的數字設備是由很多電路組成來實現一定的功能的，系統中的各個部分主要通過數字信號的傳輸來進行信息和數據的交互。

數字信號通過其0、1的邏輯狀態的變化來一定的含義，典型的數字信號用兩個不同的信號電平來分別邏輯0和邏輯1的狀態(有些更復雜的數字電路會采用多個信號電平實現更多信息的傳輸)。真實的世界中并不存在理想的邏輯0、1狀態，所以真實情況下只是用一定的信號電平的電壓范圍來相應的邏輯狀態。比如圖1.1中，當信號的電壓低于判決閾值(中間的虛線部分)的下限時邏輯0狀態，當信號的電壓高于判決閾值的上限時邏輯1狀態。 抖動是數字信號，特別是高速數字信號重要的一個概念，越是高速的信號，其比特周期越短對于抖動要求就嚴格；

數據經過8b/10b編碼后有以下優點：

(1)有足夠多的跳變沿，可以從數據中進行時鐘恢復。正常傳輸的數據中可能會有比較長的連續的0或者連續的1,而進行完8b/10b編碼后，其編碼規則保證了編碼后的數據流中不會出現超過5個連續的0或1,信號中會出現足夠多的跳變沿，因此可以采用嵌入式的時鐘方式，即接收端可以從數據流中通過PLL電路直接恢復時鐘，不需要專門的時鐘傳輸通道。

(2)直流平衡，可以采用AC耦合方式。經過編碼后數據中不會出現連續的0或者1, 但還是有可能在某個時間段內0或者1的數量偏多一些。從上面的編碼表中我們可以看 到，同一個Byte對應有正、負兩組10bit的編碼， 一個編碼中1的數量多一些，另一個編碼中 0 的數量多一些。數據在對當前的Byte進行8b/10b編碼傳輸時，會根據前面歷史傳輸的 數據中正負bit的數量來選擇使用哪一組編碼，從而可以保證總線上正負bit的數量在任何 時刻基本都是平衡的，也就是直流點不會發生大的變化。直流點平衡以后，在信號傳輸的路 徑上我們就可以采用AC耦合方式(常用的方法是在發送端或接收端串接隔直電容),這  樣信號對于收發端的地電平變化和共模噪聲的抵抗能力進一步增強，可以傳輸更遠的距離。 傳統的數字信號帶寬計算；青海數字信號測試銷售價格

什么是模擬信號和數字信號是什么。青海數字信號測試銷售價格

需要注意的是，采用8b/10b編碼方式也是有缺點的，比較大的缺點就是8bit到10bit的編碼會造成額外的20%的編碼開銷，所以很多10Gbps左右或更高速率的總線不再使用8b/10b編碼方式。比如PCIe1.0和PCIe2.0的總線速率分別為2.5Gbps和5Gbps,都是采用8b/10b編碼，而PCle3.0、PCle4.0、PCle5.0的總線速率分別達到8Gbps、16Gbps和32Gbps,并通過效率更高的128b/130b的編碼結合擾碼的方法來實現直流平衡和嵌入式時鐘。另一個例子是FibreChannel總線，1xFC、2xFC、4xFC、8xFC的數據速率分別為1.0625Gbps、2 . 125Gbps,4 . 25Gbps 、8 . 5Gbps,都是采用8b/10b編碼，而16xFC 、32xFC 的數據速率分別  為14.025Gbps和28.05Gbps,采用的是效率更高的64b/66b編碼方式。64b/66b編碼在 10G和100G以太網中也有廣泛應用。青海數字信號測試銷售價格