DDR5的接收端容限測試

前面我們在介紹USB3 . 0、PCIe等高速串行總線的測試時提到過很多高速的串行總線 由于接收端放置有均衡器，因此需要進行接收容限的測試以驗證接收均衡器和CDR在惡劣 信 號 下 的 表 現 。 對 于 D D R 來 說 ， D D R 4 及 之 前 的 總 線 接 收 端 還 相 對 比 較 簡 單 ， 只 是 做 一 些 匹配、時延、閾值的調整。但到了DDR5時代(圖5 . 19),由于信號速率更高，因此接收端也 開 始 采 用 很 多 高 速 串 行 總 線 中 使 用 的 可 變 增 益 調 整 以 及 均 衡 器 技 術 ， 這 也 使 得 D D R 5 測 試 中必須關注接收均衡器的影響，這是之前的DDR測試中不曾涉及的。 用于 DDR、DDR2、DDR3、DDR4 調試和驗證的總線解碼器。北京DDR一致性測試PCI-E測試

DDR時鐘總線的一致性測試

DDR總線參考時鐘或時鐘總線的測試變得越來越復雜，主要測試內容可以分為兩方面：波形參數和抖動。波形參數主要包括：Overshoot（過沖）；Undershoot（下沖）；SlewRate（斜率）；RiseTime（上升時間）和FallTime（下降時間）；高低時間；DutyCycle（占空比失真）等，測試較簡單，在此不再贅述。抖動測試則越來越復雜，以前一般只是測試Cycle-CycleJitter（周期到周期抖動），但是當速率超過533MT/S的DDR2&3時，測試內容相當多，不可忽略。表7-15是DDR2667的規范參數。對這些抖動參數的測試需要用軟件實現，比如Agilent的N5413ADDR2時鐘表征工具。測試建議用系統帶寬4GHz以上的差分探頭和示波器，測試點在DIMM上靠近DRAM芯片的位置，被測系統建議運行MemoryTest類的總線加壓軟件。 湖北PCI-E測試DDR一致性測試82496 DDR信號質量的測試方法、測試裝置與測試設備與流程；

DDR數據總線的一致性測試

DQS (源同步時鐘)和DQ (數據)的波形參數測試與命令地址總線測試類似，比較簡 單，在此不做詳細介紹。對于DDR1, DQS是單端信號，可以用單端探頭測試；DDR2&3 DQS 則是差分信號，建議用差分探頭測試，減小探測難度。DQS和DQ波形包括三態(T特征，以及讀數據(Read Burst)、寫數據(Write Burst)的DQS和DQ的相對時序特征。在 我們測試時，只是捕獲了這樣的波形，然后測試出讀、寫操作時的建立時間和保持時間參數 是不夠的，因為數據碼型是變化的，猝發長度也是變化的，只測試幾個時序參數很難覆蓋各 種情況，更難測出差情況。很多工程師花了一周時間去測試DDR,卻仍然測不出問題的關 鍵點就在于此。因此我們應該用眼圖的方式去測試DDR的讀、寫時序，確保反映整體時序情 況并捕獲差情況下的波形，比較好能夠套用串行數據的分析方法，調用模板幫助判斷。

每個DDR芯片獨享DOS，DM信號;四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信號。

DDR工作頻率為133MHz。

DDR 控制器選用Xilinx公司的 FPGA，型號為XC2VP30 6FF1152C

得到這個設計需求之后，我們首先要進行器件選型，然后根據所選的器件，準備相關的設計資料。一般來講，對于經過選型的器件，為了使用這個器件進行相關設計，需要有如下資料。

器件數據手冊Datasheet:這個是必須要有的。如果沒有器件手冊，是沒有辦法進行設計的(一般經過選型的器件，設計工程師一定會有數據手冊)。 DDR1 電氣一致性測試應用軟件。

RDIMM(RegisteredDIMM,寄存器式雙列直插內存)有額外的RCD(寄存器時鐘驅動器，用來緩存來自內存控制器的地址/命令/控制信號等)用于改善信號質量，但額外寄存器的引入使得其延時和功耗較大。LRDIMM(LoadReducedDIMM,減載式雙列直插內存)有額外的MB(內存緩沖，緩沖來自內存控制器的地址/命令/控制等),在技術實現上并未使用復雜寄存器，只是通過簡單緩沖降低內存總線負載。RDIMM和LRDIMM通常應用在高性能、大容量的計算系統中。

綜上可見，DDR內存的發展趨勢是速率更高、封裝更密、工作電壓更低、信號調理技術 更復雜，這些都對設計和測試提出了更高的要求。為了從仿真、測試到功能測試階段保證DDR信號的波形質量和時序裕量，需要更復雜、更的仿真、測試和分析工具。

DDR測試信號問題排查；北京DDR一致性測試PCI-E測試

DDR 設計和測試解決方案；北京DDR一致性測試PCI-E測試

除了DDR以外，近些年隨著智能移動終端的發展，由DDR技術演變過來的LPDDR (Low-Power DDR,低功耗DDR)也發展很快。LPDDR主要針對功耗敏感的應用場景，相 對于同一代技術的DDR來說會采用更低的工作電壓，而更低的工作電壓可以直接減少器 件的功耗。比如LPDDR4的工作電壓為1. 1V,比標準的DDR4的1.2V工作電壓要低一 些，有些廠商還提出了更低功耗的內存技術，比如三星公司推出的LPDDR4x技術，更是把 外部I/O的電壓降到了0.6V。但是要注意的是，更低的工作電壓對于電源紋波和串擾噪 聲會更敏感，其電路設計的挑戰性更大。除了降低工作電壓以外，LPDDR還會采用一些額 外的技術來節省功耗，比如根據外界溫度自動調整刷新頻率(DRAM在低溫下需要較少刷 新)、部分陣列可以自刷新，以及一些對低功耗的支持。同時，LPDDR的芯片一般體積更 小，因此占用的PCB空間更小。北京DDR一致性測試PCI-E測試

深圳市力恩科技有限公司致力于儀器儀表，是一家服務型公司。力恩科技致力于為客戶提供良好的實驗室配套，誤碼儀/示波器，矢量網絡分析儀，協議分析儀，一切以用戶需求為中心，深受廣大客戶的歡迎。公司從事儀器儀表多年，有著創新的設計、強大的技術，還有一批專業化的隊伍，確保為客戶提供良好的產品及服務。在社會各界的鼎力支持下，持續創新，不斷鑄造高質量服務體驗，為客戶成功提供堅實有力的支持。